Rama IEEE CINVESTAV Guadalajara

16/02/2026

29/10/2025

El Gobierno del Estado de Nayarit, a través del Consejo de Ciencia y Tecnología del Estado de Nayarit (COCYTEN) y en colaboración con el Centro de Investigación y de Estudios Avanzados del IPN, Unidad Guadalajara (Cinvestav), la Universidad Autónoma de Guadalajara (UAG) y la Universidad Tecnológica de Nayarit (UTNay)

INVITAN

A la comunidad científica, tecnológica y académica —investigadoras e investigadores, profesorado, profesionales del sector, así como estudiantes de licenciatura y posgrado— a participar en el 4to Coloquio en Electrónica Analógica y Digital (COLEAD2025), que se llevará a cabo en las instalaciones de la UTNay del 12 al 14 de noviembre de 2025.

21/10/2025

HACKATHON DE DISEÑO DIGITAL 2025
Innovación, creatividad y tecnología en soluciones digitales

OBJETIVO: Impulsar el desarrollo de habilidades técnicas, la creatividad y el trabajo colaborativo mediante la resolución de un reto real, enfocado en el diseño de soluciones digitales con tecnología FPGA. Las y los participantes deberán aplicar conocimientos en electrónica digital, programación y diseño de circuitos, utilizando herramientas como Quartus Prime Lite y tarjetas FPGA Altera (DE2-115).

FECHA DEL EVENTO: Del 12 al 14 de noviembre de 2025 (48 horas continuas).

LUGAR: Instalaciones de la UTNay, en el marco del 4to Coloquio en Electrónica Analógica y Digital (COLEAD2025).

RECURSOS DISPONIBLES:

Se proporcionarán equipos de trabajo, acceso a herramientas de diseño y mentoría especializada. Se recomienda que los participantes lleven su propia laptop.

BASES DE PARTICIPACIÓN: -Integrar equipos de 3 a 5 estudiantes inscritos en instituciones de nivel medio superior y superior (pueden ser de diferentes instituciones).

-Al menos un integrante con conocimientos básicos en HDL (VHDL/Verilog).

-Definir un líder de equipo, el cual será el responsable de registrar al equipo.

-Para el desafío se usará la herramienta de desarrollo Quartus Prime Lite y tarjetas de desarrollo FPGAs Altera (se proveerán en el evento).

FECHAS IMPORTANTES:

Inscripciòn: 20 oct. 2025
Selecciòn: 31 oct. 2025
Registro: 12 nov. 2025

08/10/2025

Artículo aceptado para publicación en LAEDC - Latin American Electron Devices Conference (jueves 9, octubre 2025)

Resumen. Se presenta un diseño CMOS alternativo a la topologca convencional de amplificación de ganancia. Para el dimensionamiento del transistor se utilizó una técnica de diseño semiempírica basada en el enfoque resistivo y modelos Spice LEVEL=1. Se realizaron algunas modificaciones a la topología clásica, lo que resultó en un diseño basado en una rama PPN en lugar de una PNN. Con estas directrices, se obtuvo una amplificación de ganancia basada en gm utilizando tecnología CMOS 180 nm, lo que resultó en una ganancia de baja frecuencia de 82,9 dB y una velocidad de respuesta de 2,73 V/μs con una fuente de alimentación de 1,8 V. Las simulaciones Virtuoso del amplificador propuesto (Spice LEVEL=49) han mostrado desviaciones respecto al diseño analítico inferiores al 0,5 %.

¡Sean todos bienvenidos!

08/10/2025

Artículo aceptado para publicación en LAEDC - Latin American Electron Devices Conference (jueves 9, octubre 2025)

Resumen. Este trabajo aborda la brecha entre la resolución ideal y el rendimiento dinámico real en converidores analógicos (ADC) de rampa única, en particular para el convertidor analógico-digital Wilkinson (ADC) como caso de estudio. Si bien las decisiones de diseño a menudo se centran únicamente en la frecuencia de muestreo, este estudio destaca el impacto de las imperfecciones analógicas en la resolución efectiva. Se implementa un modelo de comportamiento en Verilog-A para simular los efectos de las no idealidades en el generador de rampa y en el circuito de muestreo y retención. Los resultados demuestran que los desajustes y la inyección de carga reducen el Número Efectivo de Bits (ENOB) por debajo del valor esperado, lo que subraya la necesidad de caracterizar el rendimiento dinámico en convertidores analógicos (ADC) de rampa.

¡Sean todos bienvenidos!

08/10/2025

Artículo aceptado para publicación en LAEDC - Latin American Electron Devices Conference (viernes 10, octubre 2025)

Resumen. En este trabajo, se presentan el análisis y los conceptos fundamentales para el diseño de un regulador de voltaje (LDO). A partir del análisis, se deducen las características necesarias para lograr el rendimiento esperado. El objetivo de este trabajo es enfatizar la importancia del modelado comportamental y utilizar una red concentrada para ilustrar los parámetros clave del diseño. El análisis considera la presencia de factores no ideales, como el ruido térmico.

¡Sean todos bienvenidos!

08/10/2025

Artìculo aceptado para presentaciòn en LAEDC - Latin American Electron Devices Conference (jueves 9, octubre 2025)

Resumen. En este artículo se analizan las consideraciones de diseño para construir un sistema de procesamiento de bioseñales. Estas incluyen el modelado de transistores MOS basado en la aproximación LEVEL=1, el enfoque es comportamental y la simulación eléctrica está basada en Cadence-Virtuoso. Como base en este análisis, se utilizó la tecnología CMOS 180 nm, donde el ènfasis es optimizar el área de integración y el consumo de energía. Se diseñó un filtro pasa-banda SC Sallen-&-Key Butterworth para acondicionar las señales de ECG en el rango de 0,01- a 250-Hz. S incluyò en el analisis el efecto del ruido y la linealidad del sistema.

¡Sean todos bienvenidos!

08/10/2025

Artículo aceptado para presentación en LAEDC - Latin American Electron Devices Conference (jueves 9, octubre 2025)

Resumen. Los Convertidores de Tiempo a Digital (TDC) han cobrado importancia en la caracterización de fenómenos físicos de corta duración, especialmente en experimentos de física de partículas como el Tiempo de Vuelo (TOF) y las cámaras de deriva, que requieren una alta precisión de medición. Por lo tanto, el objetivo es lograr resoluciones extremadamente pequeñas, del orden de cientos o decenas de picosegundos, mejorando así la precisión de la caracterización de fenómenos.
Actualmente, la mayor parte de la investigación en TDC se centra en arquitecturas digitales, pasando por alto las ventajas de las arquitecturas analógicas, como la ausencia de un reloj de referencia para lograr resoluciones precisas y la posibilidad de diseños más sencillos. Por esta razón, se propone una arquitectura analógica para demostrar los beneficios de estos enfoques.

Sean todos bienvenidos

18/09/2025

Resumen. En esta charla se revisa cómo algunas técnicas de inteligencia artificial particularmente de aprendizaje automático y aprendizaje profundo están siendo empleadas recientemente para resolver algunos problemas en seguridad informática como la detección de intrusiones. Así también, se muestra cómo algunos servicios de seguridad informática pueden apoyar las actividades de aprendizaje automático en ambientes colaborativos y distribuidos.

https://www.facebook.com/share/17FWhEvCAM/